台积电A16即将量产，AI芯片不卷纳米了
出品 | 搜狐财经—天机制造局
文案、剪辑 | 龙官浩
台积电A16完成全部开发验证，很多人以为是把光刻制程干到1.6nm。错！它不是光刻的胜利，是一场芯片供电革命。A16预计今年Q4量产，全球AI算力的格局，又要被改写了。
先说清楚一个大坑：A代表埃米，A16叫1.6nm级，不等于物理尺寸1.6nm，它属于2nm家族的增强节点，依旧用13.5nmEUV，并不是全新一代晶体管。
它最大黑科技，叫SPR超级供电轨，也就是背面供电。过去芯片的供电线路、信号线路，全部挤在芯片正面。越往先进制程走，布线越堵，电压损耗越来越严重，超大AI芯片这个问题更是致命。
A16直接把整套供电网络搬到晶圆背面，正面全部留给信号走线，直接解决供电拥堵难题。对比上一代N2P增强版2nm工艺：同等功耗性能提升8‑10%，同等性能功耗直接下降15‑20%，晶体管密度提升8‑10%。
更关键的一点：台积电这套方案，客户原有设计改动很小，迁移成本更低。
目标客户非常明确，据供应链消息，英伟达下一代Feynman GPU规划导入A16；行业传闻OpenAI远期有可能通过博通尝试A16工艺，它从根上就是为AI大芯片而生，手机反而不是主战场。
这也标志全球正式进入背面供电的埃米时代。英特尔18A已经量产背面供电，现在台积电A16跟上，摩尔定律，已经不靠单纯缩小线宽，而是靠架构创新往前硬推。
这件事对大陆半导体意味着什么？
首先要认清楚现实：受管制约束，大陆设计企业拿不到A16的代工产能，我们也没有EUV，GAA纳米片+背面供电这套完整工艺，短期没有量产条件，制造端的代差被进一步拉大。
但这不等于无路可走。
各大先进企业现在靠单芯片制程+背面供电去堆单颗芯片的能效；我们换赛道，把希望放在Chiplet 芯粒拆分、先进封装、系统架构、软件全栈优化上，用多颗成熟制程芯粒，靠封装互联去弥补单芯片的差距。
这也是为什么现在大陆本土先进封测的战略地位被抬得越来越高，它是我们对冲先进制程差距最现实的抓手。
A16告诉我们，芯片竞赛进入了一个新维度——从单纯的制程微缩，转向了“制程+架构+封装+软件”的系统级工程竞争。这对于我们在单一环节追赶困难的现状而言，或许正是一个换道超车的战略机遇。
你觉得大陆算力芯片，未来最大的突破口会在哪里？评论区聊聊。